福师19秋《EDA技术》在线作业二【满分】
作业答案 联系QQ:3326650399 微信:cs80188
试卷称号:福师《EDA技术》在线作业二-0004
1.归纳有哪几种方法()。
A.RTL
B.逻辑归纳
C.将逻辑门标明变换到地图标明
答案:-
2.根据FPGA/CPLD器件的数字系统设计流程包括哪些期间（）。
A.设计输入
B.归纳
C.布局布线
D.仿真和编程
答案:-
3.当前的EDA技术首要特色有哪些（）。
A.运用广泛
B.应用广泛
C.东西多样
D.软件功用健壮
答案:-
4.ASIC电路特色描绘正确的是（）。
A.周期长
B.投入高
C.功耗低
D.省面积
答案:-
5.下面哪些是专业供给第三方EDA软件东西的公司（）。
A.Cadence
B.Mentor
C.Synopsys
D.Synplicity
答案:-
6.IP核一般分为哪几种（）。
A.硬核
B.固核
C.软核
D.以上全不对
答案:-
7.衡量仿真器功能的重要方针有哪些（）。
A.仿真速度
B.仿真的精确性
C.仿真的易用性
答案:-
8.按照处理的HDL语言类型，仿真器可以分为（）。
A.Verilog HDL仿真器
B.VHDL HDL仿真器
C.混合仿真器
答案:-
9.SPLD器件分为几类（）。
A.PROM
B.PLA
C.PAL
D.GAL
答案:-
10.常用的归纳东西有哪些（）。
A.FPGA Express
B.FPGA compiler
C.Synplify Pro
答案:-
1.布局布线为将归纳生成的电路逻辑网表映射到具体的方针器件中完成，并发生究竟的可下载文件的过程。
A.差错
B.正确
答案:-
2.仿真器按对设计语言的不一样处理方法分为两类：编译型仿真器宽和说型仿真器。
A.差错
B.正确
答案:-
3.假定只需要在上电和系统差错时进行复位操作，选用异步复位方法比同步复位方法好。
A.差错
B.正确
答案:-
4.Synplify是一种FPGA/CPLD的逻辑归纳东西。
A.差错
B.正确
答案:-
5.PLD器件内部首要由各种逻辑功用部件和可编程开关构成。
A.差错
B.正确
答案:-
6.不思考信号时延等要素的仿真称为功用仿真。
A.差错
B.正确
答案:-
7.Verilog HDL中的常量首要有：整数，实数和字符串
A.差错
B.正确
答案:-
8.CPLD和FPGA都归于高密度可编程逻辑器件。
A.差错
B.正确
答案:-
9.Verilog HDL中assign为持续赋值语句。
A.差错
B.正确
答案:-
10.归纳指的是将较高级笼统层次的设计描绘自动转化为较低层次描绘的过程。
A.差错
B.正确
答案:-
11.有限状况机非常合适于数字系统的控制模块。
A.差错
B.正确
答案:-
12.ISP和专用的编程器是FPGA常用的两种编程方法。
A.差错
B.正确
答案:-
13.IP核中的软核与生产工艺无关，不触及物理完成，为后续设计留有很大空间。
A.差错
B.正确
答案:-
14.IP核中的硬核可靠性高，能保证功能，可以很快投入运用。
A.差错
B.正确
答案:-
15.CPLD是Complex Programmable Logic Device,凌乱可编程逻辑器件的缩写。
A.差错
B.正确
答案:-
16.说明型仿真器速度慢一些，但可以随时批改仿真环境和仿真条件。
A.差错
B.正确
答案:-
17.JTAG是Joint Test Action Group, 联合测试行为组的缩写。
A.差错
B.正确
答案:-
18.硬件归纳器和软件程序编译器没有本质差异。
A.差错
B.正确
答案:-
19.Verilog HDL中实数型和字符串型常量是可以归纳的。
A.差错
B.正确
答案:-
20.SOC是指把一个无缺的系统集成在一个芯片上。
A.差错
B.正确
答案:-
21.用状况机进行设计具有速度快、结构简略、可靠性高等利益。
A.差错
B.正确
答案:-
22.有限状况机的复位分为两种：同步复位和异步复位。
A.差错
B.正确
答案:-
23.编译型仿真器的仿真速度快，但需要预处理，不能即时批改。
A.差错
B.正确
答案:-
24.对设计而言，选用的描绘等级越高，设计越简略。
A.差错
B.正确
答案:-
25.IP是Intellectual Property的缩写。
A.差错
B.正确
答案:-
26.仿真是EDA的精华地址。
A.差错
B.正确
答案:-
27.ASIC是专用集成电路的缩写。
A.差错
B.正确
答案:-
28.数据流描绘方法多用于组合逻辑电路。
A.差错
B.正确
答案:-
29.PLD是Programmable Logic Device,可编程逻辑器件的缩写。
A.差错
B.正确
答案:-
30.EDA是Electronic Design Automation,电子设计自动化的缩写。
A.差错
B.正确
答案:-
31.FPGA是Field Programmable Gate Array,现场可编程门阵列的缩写。
A.差错
B.正确
答案:-
32.PLD按照可编程的次数分为两类：一次性编程器件和可多次编程器件。
A.差错
B.正确
答案:-
33.Verilog HDL不撑持条件语句。
A.差错
B.正确
答案:-
34.CAE是Computer Aided Engineering,计算机辅助工程的缩写。
A.差错
B.正确
答案:-
35.有限状况机可以认为是组合逻辑和存放器逻辑的特别组合。
A.差错
B.正确
答案:-
36.GAL是Generic Array Logic,通用阵列逻辑的缩写。
A.差错
B.正确
答案:-
37.行为描绘就是对设计实体的数学模型的描绘，其笼统程度远高于结构描绘。
A.差错
B.正确
答案:-
38.集成度是PLD器件的一项重要方针。
A.差错
B.正确
答案:-
39.当前常用的硬件描绘语言为：Verilog HDL和 VHDL。
A.差错
B.正确
答案:-
40.把适配后生成的编程文件装入到PLD器件中的过程称为下载。
A.差错
B.正确
答案:-
作业答案 联系QQ:3326650399 微信:cs80188
